

(19) Japanese Patent Office (JP)

(12) Publication of Patent Application (A)

(11) Publication No.: 2000002889 A

(43) Date of publication: 07.01.00

(22) Date of filing: 16.06.98

(54) [Title of the invention]

LIQUID CRYSTAL DISPLAY DEVICE

Page 2, 1st column, Claims 1-7

[Claims]

[Claim 1] A liquid crystal display device comprising;

an array substrate comprises (a-1) a plurality of gate lines and signal lines formed in an array of rows and columns; (a-2) a TFT controlled by the gate lines and the signal lines; (a-3) a pixel electrode connected to the TFT, wherein a storage capacitance for storing charge is connected to the pixel electrode; another electrode opposing to the electrode forming the storage capacitance and a drain electrode of the TFT are formed at the same time; the gate lines and the electrode forming the storage capacitance are formed in the same manufacturing process; the pixel electrode is formed onto the gate lines and the signal lines via the transparent insulating film;

(b) an opposition substrate comprising the common electrode located facing to the pixel electrode; wherein

a variation of the ΔV_{gd} due to the variation of the C_{gd} occurring each exposure area is compensated by varying the C_s value by each exposure area.

[Claim 2] The liquid crystal display device according to claim 1 wherein, the cross section forming the storage capacitance becomes large according to the cross section of the overlapping area where the gate line and the drain electrode are overlapped becoming large; the cross section forming the storage capacitance becomes small according to the cross section of the overlapping area where the gate line and the drain electrode are overlapped becoming small.

[Claim 3] The liquid crystal display device according to claim 1 wherein, the C_s value varies as the expression $\Delta V_{gd} = (C_{gd} \times \Delta V_g) / (C_{gd} + C_s + C_{lc})$ becoming constant even though the C_{gd} value varies.

[Claim 4] The liquid crystal display device according to claim 1 wherein, the passing

light amount passing through the opening even though the cross section of the storage capacitance varies.

【Claim 5】 The liquid crystal display device according to claim 4 wherein, the drain electrode is formed by transparent electrode at least part of it.

【Claim 6】 The liquid crystal display device according to claim 1 wherein, the width of the drain electrode is varied step by step or smoothly in order to prevent step edge collaption at the step edge of the another side portion of the electrode.

【Claim 7】 The liquid crystal display device according to claim 1 wherein, the variation of the opening ratio occouring according to the variation of the cross section of the storage capacitance is adjusted by decreasing the cross section of a shield portion when the cross section of the storage capacitance becoming large, and by increasing the cross section of the shield portion when the cross section of the storage capacitance becoming small, as a result, the opening ratio is constant.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **2000002889 A**(43) Date of publication of application: **07.01.00**

(51) Int. Cl.

**G02F 1/136
G09F 9/30**(21) Application number: **10168175**(22) Date of filing: **16.06.98**(71) Applicant: **mitsubishi electric corp**(72) Inventor: **NUMANO YOSHINORI
KAWAMOTO AKIRA
NAKAJIMA TAKESHI**(54) **LIQUID CRYSTAL DISPLAY DEVICE**


spite of the fluctuation in the Cgd.

(57) Abstract:

COPYRIGHT: (C)2000,JPO

PROBLEM TO BE SOLVED: To prevent the degradation in display quality, such as flickering occurring in the fluctuation with each of exposure regions, image persistence and display unevenness, by compensating the fluctuation in ΔC_{gd} by the fluctuation in Cgd generated with each of the exposure regions by changing a Cs value with each of the exposure regions.

SOLUTION: The Cgd changes when a drain electrode 8 deviates relatively in an x-axis direction Dx with respect to scanning wiring 2. If the drain electrode 8 deviates relatively in a -x direction with respect to the scanning wiring 2, the overlap area of the drain electrode 8 and the scanning wiring 2 increases and the Cgd increases. Conversely, if the drain electrode 8 deviates relatively in a +x direction with respect to the scanning wiring 2, the overlap area of the drain electrode 8 and the scanning wiring 2 decreases and the Cgd decreases. Then, the shapes of the drain electrode 8 and Cs wiring 3 in a B-B line part are so designed that $\Delta V_{gd} = (C_{gd} \times \Delta V_g) / (C_{gd} + C_s + C_{lc})$ is kept constant in



(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-2889

(P2000-2889A)

(43)公開日 平成12年1月7日(2000.1.7)

(51)IntCl. ⁷	識別記号	F I	テーマコード(参考)
G 0 2 F 1/136	5 0 0	G 0 2 F 1/136	2 H 0 9 2
G 0 9 F 9/30	3 3 8	G 0 9 F 9/30	5 C 0 9 4

審査請求 未請求 請求項の数7 O L (全 16 頁)

(21)出願番号 特願平10-168175

(22)出願日 平成10年6月16日(1998.6.16)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 沼野 良典

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 川元 暁

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100065226

弁理士 朝日奈 宗太 (外1名)


最終頁に続く

(54)【発明の名称】 液晶表示装置

(57)【要約】

【課題】 ΔV_{gd} の露光領域ごとの変動に起因するフリッカ、焼き付きおよび表示むらなどの表示品質の低下を防止し、高い表示品質の液晶表示装置を提供する。

【解決手段】 本発明の液晶表示装置は、複数本の走査配線および複数本の信号配線と、TFTと、画素電極とが形成され、該画素電極には電荷を保持するための保持容量が接続され、該保持容量を形成する電極に対向するもう一方の電極と前記TFTのドレイン電極とが同時に形成され、前記もう一方の電極は透明絶縁膜を介して前記走査配線上および信号配線上に重ねて形成されたアレイ基板と、前記画素電極と対向して配置される共通電極を具備した対向基板とを備えた液晶表示装置であって、露光領域ごとに発生する C_{gd} の変動による ΔV_{gd} の変動を、露光領域ごとに C_s 値を変えることで補償する構造を有する。



【特許請求の範囲】

【請求項1】 (a-1) 行方向および列方向にそれぞれ配列形成される複数本の走査配線および複数本の信号配線と、(a-2) マトリクス状に配置され、前記走査配線および信号配線によって制御されるTFTと、(a-3) 該TFTに接続される画素電極とが形成され、該画素電極には電荷を保持するための保持容量が接続され、該保持容量を形成する電極に対向するもう一方の電極と前記TFTのドレイン電極とが同時に形成され、前記走査配線と前記保持容量を形成する電極とが同一の工程で形成されており、前記画素電極は透明絶縁膜を介して前記走査配線上および信号配線上に重ねて形成されたアレイ基板と、(b) 前記画素電極と対向して配置される共通電極を具備した対向基板とを備えた液晶表示装置であって、露光領域ごとに発生するCgdの変動による ΔV_{gd} の変動を、露光領域ごとにCs値を変えることで補償する構造を有する液晶表示装置。

【請求項2】 前記走査配線とドレイン電極の重なり面積が増加するとき、前記保持容量を形成する面積も増加し、前記走査配線と前記ドレイン電極の重なり面積が減少するとき、前記保持容量を形成する面積も減少する請求項1記載の液晶表示装置。

【請求項3】 前記Cgdが変動しても(1)式 $\Delta V_{gd} = (C_{gd} \times \Delta V_g) / (C_{gd} + C_s + C_{lc})$ が一定の値となるようにCs値が変動する構造を有する請求項1記載の液晶表示装置。

【請求項4】 前記保持容量の面積が増減しても開口部を透過する透過光量が変化しない請求項1記載の液晶表示装置。

【請求項5】 前記ドレイン電極の少なくとも一部が透明電極である請求項4記載の液晶表示装置。

【請求項6】 前記ドレイン電極の幅が、前記もう一方の電極の段差部での段差切れを防止するため段階的またはなだらかに変化してなる請求項1記載の液晶表示装置。

【請求項7】 前記保持容量の面積が増減するにともなう起きる開口率の変化を、前記保持容量の面積が増加するときには遮光部分が小さくなり、前記保持容量の面積が小さくなるときには遮光部分の面積が大きくなることで、開口率が変動しない構造を有する請求項1記載の液晶表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は液晶表示装置に関し、さらに詳しくはアクティブマトリクス型液晶表示装置に関する。

【0002】

【従来の技術】従来のアクティブマトリクス型の液晶表示装置のアレイ基板は絶縁性基板上に行方向に複数本の走査配線および列方向に複数本の信号配線が配列形成さ

れ、前記走査配線および信号配線の交差位置に薄膜トランジスタ(以下、「TFT」という)およびこれに接続される画素電極からなる一画素が形成され、その上に配向膜が形成されている。一方、液晶を挟持するためのもう一方の基板(以下、「対向基板」という)は絶縁性基板上に共通電極が形成され、その上に配向膜が形成されている。アレイ基板と対向基板を前述の画素電極および共通電極が形成されている面どうしを対峙させ、間隙に液晶組成物を挟持させている。通常、アレイ基板側と対向基板側では90度ずれた方向に配向膜を配向処理してあるため、液晶分子が厚さ方向に90度ねじれて並ぶTN液晶が使われている。

【0003】このようなTN型の液晶表示装置において、画素電極とその周囲にある前記走査配線および信号配線との間隙をなくしてこの間隙から抜け出てくる漏れ光を防止すると同時に、前記走査配線および信号配線からの横方向電界や画素電極端部の段差によって生じるディスプレイネーションを防止するため、透明絶縁膜を1 μ m以上の厚膜で形成し、画素電極を前記透明絶縁膜を介して前記走査配線および信号配線上に形成する技術が開示されている。これにより、ディスプレイネーションの発生が防止されると同時に、画素電極を前記走査配線および信号配線上に重ねることができるので、1画素の開口率を大きくすることができる。

【0004】図33に、たとえば特開平9-258247号公報に記載された従来の画素電極を前記透明絶縁膜を介して前記走査配線および信号配線上に形成する技術を用いた液晶表示装置の1画素の平面図を示す。また、図34に図33のA-A線での断面説明図を示す。図33、図34において、1は透明基板、2は走査配線、3は保持容量配線(以下、「Cs配線」という)、4はゲート絶縁膜、5は半導体層、6は不純物をドーブした半導体層であり、6aは信号配線金属とオーミックコンタクトをとるためのソース領域、6bはドレイン電極金属とオーミックコンタクトをとるための領域、7は信号配線、8はドレイン電極、9は保護膜、10は有機系透明樹脂膜、11は前記ドレイン電極8と画素電極を電気的に接続するためのコンタクトホールである。12は画素電極であり、2点鎖線でその位置を示している。図33、図34に示す従来の液晶表示装置において、通常これらの膜は、写真製版と呼ばれるプロセスによってレジストパターンを膜上に形成し、前記レジストパターンをマスクにエッチングにより不要な部分の膜を取り除いて、所望の形状が得られる。写真製版法によるレジストパターンの形成には露光機を用い、ネガ型レジストの場合には、膜が不要な部分を遮光して光照射し、一方、ポジ型レジストの場合には膜が必要な部分を遮光して光を照射する。このうち、現像液を用いて不要な部分のレジストを除去して所望のレジストパターンを形成する。前記写真製版における露光工程において、ステッパと呼ば

れる露光装置を使用して、前記液晶表示装置の表示部分をいくつかの領域に分割してその各領域ごとに露光するので、数回の露光によって表示部分全体が露光される。このとき、露光装置のアライメント精度の良否、露光領域ごとの露光量の均一性の違いなどにより、隣り合った露光領域の境界ではステップ状に露光状態が変動する。これにより、露光領域の境界で、異なる層に位置するパターン間の位置ずれもステップ状に変動する。図 33 に示す従来の液晶表示装置では、ドレイン電極 8 が保持容量を形成する電極を兼ねている。したがって、図 33 に示す従来の液晶表示装置の場合、走査配線 2 とドレイン電極 8 のパターン位置が図 33 の x 軸方向 D_x にずれたとき、走査配線 2 とドレイン電極 8 が TFT 部分で重なることで形成されるカップリング容量 C_{gd} が変動し、走査配線 2 とドレイン電極の相対的な位置が変動するため、重なり面積が変動して値が変わる。一方、保持容量 C_s は走査配線 2 と C_s 配線 3 が同じ写真製版工程で形成されており、図 33 で示す x 軸方向にドレイン電極 8 の位置がずれても C_s 配線 3 とドレイン電極 8 の重なり*

$$\Delta V_{gd} = (C_{gd} \times \Delta V_g) / (C_{gd} + C_s + C_{lc}) \quad (1)$$

ここで、 ΔV_g は走査配線の信号がオンからオフに変化する時の電位の変化量である。このドレイン電極の電位変動 ΔV_{gd} により、対向基板の共通電極の電位 V_{com} (以下、「 V_{com} 」という) の中心電位と液晶に加わる電圧の中心電圧がずれる。このずれは、画面のちらつき (以下、「フリッカ」という) や長時間同一パターンを表示し続けたとき表示を切り替えても前の表示パターンが残る現象 (以下、「焼き付き」という) の原因となり表示品質を低下させることはよく知られている。通常は、 V_{com} の中心電位を ΔV_{gd} にあわせて設定することでこれらの表示品質の低下を防止している。

【0007】ところが、図 33 に示す従来の液晶表示装置の場合、露光領域の境界で C_{gd} は変動するが保持容量 C_s は変動しないので、 ΔV_{gd} は露光領域ごとに変動してしまう。しかし、 V_{com} の中心電位を各露光領域ごとに変化させることはできないので、最適な V_{com} の中心電位からずれる領域が必ず発生し、前記フリッカや焼き付きなどが発生し、表示品質を低下させるという問題があった。

【0008】また、 ΔV_{gd} によるドレイン電極の電位の変動量が露光領域ごとに異なると、同じ信号電位を与えても液晶に加わる実効電圧が変動し、液晶の透過率が変動する。すなわち、露光領域ごとに ΔV_{gd} が異なると、その領域間で透過率が異なってしまう、表示むらとして視認されるという問題があった。

【0009】

【発明が解決しようとする課題】本発明は、このような従来のアクティブマトリクス型液晶表示装置の問題に鑑みてなされたものであり、 ΔV_{gd} の露光領域ごとの変動に起因するフリッカ、焼き付き、表示むらなどの表示

* 面積は変動しないため C_s 値は一定となる。

【0005】つぎに C_{gd} の変動が画質に与える影響について説明する。図 35 に前記液晶表示装置の 1 画素の等価回路を示す。ここでは簡単のため、本発明にかかわる容量成分のみを記述している。走査配線 2 にオン信号が入ると TFT 23 がオン状態になり、保持容量 (C_s) 21 および液晶容量 (C_{lc}) 22 に信号配線 7 から所定の電荷が書き込まれる。つぎに走査配線 2 の選択信号がオフになると TFT がオフ状態 (高抵抗状態) になり、信号配線から書き込まれた電荷が保持され、この電荷で決まる電位と C_s 配線 (= 対向基板の共通電極) の電位との差で決まる実効電圧が液晶に印加され、実効電圧に比例した透過率が得られることで所望の表示を得る。ここで、走査配線 2 の選択信号が変化するとき、走査配線 2 とドレイン電極 8 とのカップリング容量 (C_{gd}) 24 によりドレイン電極の電位が変化する。このドレイン電極の電位変動を ΔV_{gd} とすると、 ΔV_{gd} は次式で表される。

$$\Delta V_{gd} = (C_{gd} \times \Delta V_g) / (C_{gd} + C_s + C_{lc}) \quad (1)$$

品質の低下を防止し、高い表示品質の液晶表示装置を得ることとする。

【0010】

【課題を解決するための手段】本発明の請求項 1 にかかわる液晶表示装置は、(a-1) 行方向および列方向にそれぞれ配列形成される複数本の走査配線および複数本の信号配線と、(a-2) マトリクス状に配置され、前記走査配線および信号配線によって制御される TFT と、(a-3) 該 TFT に接続される画素電極とが形成され、該画素電極には電荷を保持するための保持容量が接続され、該保持容量を形成する電極に対向するもう一方の電極と前記 TFT のドレイン電極とが同時に形成され、前記走査配線と前記保持容量を形成する電極とが同一の工程で形成されており、(b) 前記画素電極は透明絶縁膜を介して前記走査配線上および信号配線上に重ねて形成されたアレイ基板と、前記画素電極と対向して配置される共通電極を具備した対向基板とを備えた液晶表示装置であって、露光領域ごとに発生する C_{gd} の変動による ΔV_{gd} の変動を、露光領域ごとに C_s 値を変えて補償する構造を有することを特徴とする。

【0011】本発明の請求項 2 記載の液晶表示装置は、前記走査配線とドレイン電極の重なり面積が増加するとき、前記保持容量を形成する面積も増加し、前記走査配線と前記ドレイン電極の重なり面積が減少するとき、前記保持容量を形成する面積も減少するものである。

【0012】本発明の請求項 3 にかかわる液晶表示装置は、前記 C_{gd} が変動しても (1) 式 $\Delta V_{gd} = (C_{gd} \times \Delta V_g) / (C_{gd} + C_s + C_{lc})$ が一定の値となるように C_s 値が変動するように形成された構造を有するものである。

【0013】本発明の請求項4記載の液晶表示装置は、前記保持容量の面積が増減しても開口部を透過する透過光量が変化しない。

【0014】本発明の請求項5にかかわる液晶表示装置は、前記ドレイン電極の少なくとも一部が透明電極である。

【0015】本発明の請求項6記載の液晶表示装置は、前記ドレイン電極の幅が、前記もう一方の電極の段差部での段差切れを防止するため段階的またはなだらかに変化している。

【0016】本発明の請求項7にかかわる液晶表示装置は、前記保持容量の面積が増減するにともなって起きる開口率の変化を、前記保持容量の面積が増加するときには遮光部分が小さくなり、前記保持容量の面積が小さくなるときには遮光部分の面積が大きくなることで、開口率が変動しない構造を有するものである。

【0017】従来の液晶表示装置では、露光領域の境界で C_{gd} が変動するが保持容量が変動しないため、 ΔV_{gd} は露光領域ごとに変動する。 V_{com} の中心電位を各露光領域ごとに変化させることができないので、最適な V_{com} の中心電位からずれる領域が必ず発生し、フリッカや焼き付きなどが発生し、表示品質を低下させていた。

【0018】また、 ΔV_{gd} によるドレイン電極の電位の変動量が露光領域ごとに異なると、同じ信号電位を与えても液晶に加わる実効電圧が変動し、その領域間で透過率が異なってしまう、表示むらとして視認されていた。

【0019】本発明における露光領域ごとの C_{gd} の変動を補償する保持容量をもつ構造では、露光領域が異なっても ΔV_{gd} 値が一定となり、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、表示品質が高く、したがって製造が容易で歩留まりの高い液晶表示装置が得られる。

【0020】本発明において、露光領域ごとに C_s 値を変動させる際に開口率が変動することを補償する構造を有することにより、 C_s 値が変動しても前記液晶表示装置の一面素の透過光量が変動しないため、露光領域が異なっても ΔV_{gd} が一定でかつ、透過光量が変動しなくすることができ、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、透過光量が露光領域間で変動することによる表示むらがなく良好な表示品質の液晶表示装置が、製造が容易で歩留まりが高く得られる。

【0021】本発明において、透明なドレイン電極を使用することにより、 C_s 値が変動しても前記液晶表示装置の一面素の透過光量が変動しないため、露光領域が異なっても ΔV_{gd} が一定でかつ、透過光量が変動しないように、開口率が低下しなくすることができ、フリッカ、焼き付きや表示むらなどの表示品質低下が防止で

き、かつ、透過光量が露光領域間で変動しないので表示むらがなくしかも輝度が高く明るい良好な表示品質の液晶表示装置が、製造が容易で歩留まりが高く得られる。

【0022】さらに、本発明においてドレイン電極および保持容量を形成する配線の形状を工夫し、段階的またはなだらかに変化させることにより、ドレイン電極が保持容量を形成する配線との段差部で段切れすることを防止することができ、露光領域が異なっても ΔV_{gd} が一定で、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、歩留まりの高い液晶表示装置が得られる。

【0023】

【発明の実施の形態】以下、添付図面を参照しつつ本発明の実施の形態についてさらに詳細に述べる。

【0024】実施の形態1

図1は本発明の実施の形態1にかかわる画素の一部の平面説明図、図2は図1のA-A線での断面説明図である。図3は図1のB-B線での断面説明図である。また図4および図5は本発明の実施の形態1の液晶表示装置のアレイ基板の製造プロセスを示す断面説明図である。図1～3において、図31～33に示した各要素と同一の要素にはそれぞれ同一の符号を付して示した。実施の形態1にかかわる画素において、ドレイン電極8が相対的に走査配線2に対してx軸方向Dxにずれた場合に C_{gd} が変化する。ドレイン電極8が相対的に走査配線2に対して-x方向にずれた場合、ドレイン電極8と走査配線2の重なり面積が増加し C_{gd} が増加する。このときB-B線部においてはドレイン電極8とCs配線3の重なり面積が増加し保持容量Cs値も増加する。逆に、ドレイン電極8が相対的に走査配線2に対して+x方向にずれた場合、ドレイン電極8と走査配線2の重なり面積が減少し C_{gd} が減少する。このときB-B線部分においてはドレイン電極8とCs配線3の重なり面積が減少し保持容量Cs値も減少する。前記(1)式が一定となるようにB-B線部でのドレイン電極およびCs配線の形状を設計することにより、露光領域が異なる部分で、ドレイン電極8と走査配線2との相対的位置が異なっても、フリッカや焼き付きなどが発生しない液晶表示装置が得られる。

【0025】つぎに、図4にしたがって本実施の形態1の液晶表示装置のアレイ基板の作製方法を説明する。透明絶縁基板1上に走査配線2およびCs配線3として、たとえばCrを形成する(図4(a))。ゲート絶縁膜4としてたとえばSiN、チャネルとなる半導体層5としてたとえばアモルファスSi(以下、a-Siという)、信号配線金属とオーミックコンタクトを形成するための不純物イオンをドーピングした半導体層6としてたとえばPイオンをドーピングしたn+a-Siを連続的に成膜し、TFTとなる部分以外のn+a-Siおよびa-Siを除去する(図4(b))。つぎに信号配線7と

してたとえばCrとドレイン電極8としてたとえばCrを形成すると同時に、不要なn+a-Siを除去して、信号配線とオーミックコンタクトを得るためのソース領域6aおよびドレイン電極とオーミックコンタクトを得るためのドレイン領域6bを形成する(図4(c))。つぎに、n+a-Siが除去されたチャネル部分の保護を行うために保護膜9としてたとえばSiNを成膜する。つぎに透明絶縁膜10としてたとえばアクリル系樹脂をたとえばスピンコート法で塗布したのち、この透明絶縁膜10をレジストとして、画素電極との接続が必要なコンタクトホール11、走査配線や信号配線に信号を印加するための端子部のコンタクトホールなどを設けるため前記保護膜9をたとえばCF4ガスを用いてドライエッチングにより除去する(図5(a))。最後に画素電極12としてたとえばITOを形成して(図5(b))アレイ基板を作製した。

【0026】以上のようにして得られた本発明の実施の形態1では、露光領域ごとのCgdの変動を補償するように保持容量が形成されているので、露光領域が異なってもΔVgd値が一定となり、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、表示品質が高く、したがって製造が容易で歩留まりの高い液晶表示装置が得られる。

【0027】実施の形態2

図6は本発明の実施の形態2にかかわる画素の一部の平面図、図7は図6のA-A線での断面説明図、図8は図6のB-B線での断面説明図である。実施の形態1では、ドレイン電極8を、直接保持容量を形成する部分まで延在していたが、本実施の形態ではドレイン電極8と保持容量を形成する電極8aとを分離して形成しその他の点は実施の形態1と同じである例を示す。ドレイン電極8と、保持容量を形成する電極8aとは、ドレイン電極8と画素電極12を電気的に接続するためのコンタクトホール13および画素電極12と保持容量を形成する電極8aとを電気的に接続するコンタクトホール11によって画素電極12を介して電気的に接続されている。このような構造でも実施の形態1と同様の効果が得られる。実施の形態1ではドレイン電極8が不透明の金属材料で形成されてかつ画素内に延在しているので透過光がこれによって遮光されていたが、実施の形態2ではこの部分がないため、実施の形態1に比べて透過光量が増加し高開口率が図られ、バックライトの輝度を低下できるので、低消費電力化できるという効果もある。

【0028】実施の形態3

図9は本発明の実施の形態3にかかわる画素の一部の平面説明図、図10は図9のA-A線での断面説明図、図11は図9のB-B線での断面説明図である。実施の形態1では、TF Tは走査配線2から電極を引き出してその上に形成されていたが、実施の形態3ではTF Tが走査配線2上に形成され、その他の点は実施の形態1と同

じである場合の実施の形態を示す。実施の形態3の場合、Cgdはドレイン電極8が図9の矢印の方向すなわち図9ではy軸方向Dvに位置ずれることで値が変動する。したがって保持容量Cs値を変化させる方向もy軸方向に変える必要がある。実施の形態3において、ドレイン電極8が相対的に走査配線2に対して-y方向にずれた場合、ドレイン電極8と走査配線2の重なり面積が増加しCgdが増加する。このときB-B線部においてはドレイン電極8とCs配線の重なり面積が増加し保持容量Cs値も増加する。逆に、ドレイン電極8が相対的に走査配線2に対して+y方向にずれた場合、ドレイン電極8と走査配線2の重なり面積が減少しCgdが減少する。このときB-B線部においてはドレイン電極8とCs配線3の重なり面積が減少し保持容量Cs値も減少する。前記(1)式が一定となるようにB-B線部でのドレイン電極の形状を設計することにより、露光領域が異なる部分で、ドレイン電極8と信号配線2との相対的位置が異なっても、フリッカや焼き付きなどが発生しない液晶表示装置が得られる。

【0029】実施の形態4

図12は本発明の実施の形態4にかかわる画素の一部の平面説明図、図13は図12のA-A線での断面説明図である。実施の形態3では、ドレイン電極8を、直接保持容量を形成する部分まで延在していたが、本実施の形態ではドレイン電極8と保持容量を形成する電極8aとを分離して形成し、その他の点は実施の形態3と同じとした例を示す。ドレイン電極8と保持容量を形成する電極8aは、ドレイン電極8と画素電極12を電気的に接続するためのコンタクトホール13および画素電極12と保持容量を形成する電極8aを電気的に接続するコンタクトホール11によって画素電極12を介して電気的に接続されている。このような構造でも実施の形態3と同様の効果が得られる。実施の形態3ではドレイン電極8が不透明の金属材料で形成されてかつ画素内に延在しているので透過光がこれによって遮光されていたが、実施の形態4ではこの部分がないため、実施の形態3に比べて透過光量が増加し高開口率が図られ、バックライトの輝度を低下できるので、低消費電力化できるという効果もある。

【0030】実施の形態5

実施の形態1～4では、保持容量を形成するCs配線3が走査配線2と同じパターン形成プロセスで同時に別配線で形成されている例について示したが、以下に保持容量Csを前段の走査配線上に形成した例について示す。

【0031】図14は本発明の実施の形態5にかかわる画素の一部の平面説明図、図15は図14のA-A線断面説明図、図16は図14のB-B線断面説明図を示す。本実施の形態では、Cs配線3は形成されず、保持容量は前段の走査配線2a上に形成するものとし、その他の点は実施の形態1と同じである。作成プロセスは実

施の形態 1 と同様であるのでその説明を省略する。このような構造でも、実施の形態 1 と同様の効果が得られる。

【0032】実施の形態 6

図 17 は本発明の実施の形態 6 にかかわる画素の一部の平面説明図、図 18 は図 16 の A-A 線断面説明図、図 19 は図 17 の B-B 線断面説明図である。作製プロセスは実施の形態 1 と同様であるのでその説明を省略する。実施の形態 5 では、ドレイン電極 8 を、直接、保持容量を形成する部分まで延在していたが、本実施の形態ではドレイン電極 8 と保持容量を形成する電極 8a とを分離して形成し、その他の点は実施の形態 5 と同じとした例を示す。このような構造でも、実施の形態 1 と同様の効果が得られる。また、実施の形態 2 と同様、実施の形態 5 ではドレイン電極 8 が不透明な金属材料で形成され、かつ画素内に延在しているので透過光がこれによって遮光されていたが、実施の形態 6 ではこの部分がないため、実施の形態 5 に比べて透過光量が増加し高開口率が図られ、バックライトの輝度を低下できるので、低消費電力化できるという効果もある。

【0033】実施の形態 7

図 20 は本発明の実施の形態 7 にかかわる画素の一部の平面説明図、図 21 は図 20 の A-A 線断面説明図を示す。本実施の形態では、TFT を走査配線 2 上に形成し、Cs 配線 3 は形成されず、保持容量は前段の走査配線 2a 上に形成する。作製プロセスは実施の形態 1 と同様であるので、その説明を省略する。このような構造でも、実施の形態 3 と同様の効果が得られる。

【0034】実施の形態 8

図 22 は本発明の実施の形態 8 にかかわる画素の一部の平面説明図、図 23 は図 22 の A-A 線断面説明図である。実施の形態 7 では、ドレイン電極 8 を、直接、保持容量を形成する部分まで延在していたが、本実施の形態ではドレイン電極 8 と保持容量を形成する電極 8a を分離して形成し、その他の点は実施の形態 7 と同じとした例を示す。作製プロセスは実施の形態 1 と同様であるので省略する。このような構造でも、実施の形態 4 と同様の効果が得られる。また、実施の形態 4 と同様、実施の形態 7 ではドレイン電極 8 が不透明な金属材料で形成されてかつ画素内に延在しているので透過光がこれによって遮光されていたが、実施の形態 8 ではこの部分がないので、実施の形態 7 に比べて透過光量が増加し高開口率が図られ、バックライトの輝度を低下できるので、低消費電力化できるという効果もある。

【0035】実施の形態 9

以上の実施の形態 1～8 では、ドレイン電極 8 として不透明な金属膜を使用していた。また、走査配線 2、Cs 配線 3 も不透明な金属膜を使用している。ドレイン電極 8 の位置が変動して Cs 値を変えるために、ドレイン電極 8 の位置または保持容量に形成する電極 8a の位置が

移動させられることにより Cs 値が変わる構造となるので、画素を透過する光量も同時に変化する。露光領域の境界でこの透過光量がステップ状に変化すると表示むらとして視認される可能性がある。以下の実施の形態では、露光領域ごとに Cs 値が変動しても透過光量がかわらないように画素内の電極配置を定めたことを特徴とする実施の形態について示す。

【0036】図 24 は本発明の実施の形態 9 にかかわる画素の一部の平面説明図、図 25 は図 22 の C-C 線断面説明図である。A-A 線断面および B-B 線断面は実施の形態 1 と同様である。たとえば、図 24 においてドレイン電極 8 が走査配線 2 に対して -x 方向にずれたとき、ドレイン電極 8 と走査配線 2 の重なり面積が増加して C_{gd} が増加すると同時に、Cs 値はドレイン電極 8 と Cs 配線 3 の重なり面積が B-B 線部分で増加するので、(1) 式が一定となる。このとき、ドレイン電極 8 が Cs 配線 3 からはみ出していた部分が Cs 配線 3 上に重なるので、遮光部分の面積が減少し、透過光量が増加する。一方、前段の走査配線 2a とドレイン電極 8 形成時に同時に開口率を補償する遮光膜 8b を図 25 のように形成すると、遮光膜 8b は前段の走査配線 2a からはみ出す部分が増加しこの部分での透過光量が減少する。これら透過光量の増減が相殺されるように設計する。また、ドレイン電極 8 が走査配線 2 に対して +x 方向にずれた場合は、増加、減少の関係が前述した場合と逆になる。以上のようにして、実施の形態 1 と同様の効果を有しかつ、開口率すなわち透過光量の変動がない液晶表示装置が得られる。作製プロセスは実施の形態 1 と同様であるのでその説明を省略する。なお、本実施の形態 9 において、実施の形態 2 で示したようにドレイン電極 8 と保持容量電極 8a を分離した構造でもよく、実施の形態 2 と同様の効果が得られる。また、本実施の形態 9 では前段の走査配線 2 上に遮光膜 8b を設けたが、走査配線 2 と同時に形成する部分をほかに設けて、その部分に遮光膜 8b を形成してもよく、このようにすることで、実施の形態 5 または実施の形態 6 と同様の構造でも同様の効果が得られる。

【0037】実施の形態 10

図 26 は本発明の実施の形態 10 にかかわる画素の一部の平面説明図、図 27 は図 26 の C-C 線断面説明図である。

【0038】実施の形態 10 は、実施の形態 9 と同様の遮光膜 8b を実施の形態 3 に対して設け、その他は実施の形態 3 と同様とした例を示している。このような場合でも、実施の形態 9 と同様の効果が得られる。なお、本実施の形態 10 において、実施の形態 4 で示したようにドレイン電極 8 と保持容量電極 8a とを分離した構造でもよく、実施の形態 4 と同様の効果が得られる。また、本実施の形態 10 では前段の走査配線 2 上に遮光膜 8b を設けたが、走査配線 2 と同時に形成する部分をほかに

設けて、その部分に遮光膜8bを形成してもよく、このようにすることで、実施の形態7または実施の形態8と同様の構造でも同様の効果が得られる。

【0039】実施の形態11

実施の形態9および10では、透過光量の変動を遮光膜8bによって補償する方法について示したが、この方法では、透過光量を一定にはできるが遮光部分の面積が増加するため、開口率が減少し透過光量そのものを低下させている。以下に、透過光量の減少を防止し、かつ、透過光量が露光領域ごとに変動しない構造の実施の形態を

示す。

【0040】図28および図29に本実施の形態11の作製プロセスを示す断面説明図を示す。本実施の形態の特徴はドレイン電極8として透明電極たとえばITOを用いることである。以下に図11にしたがって作製プロセスを説明する。図28の(a)および(b)は実施の形態1の場合と同様であるので、その説明を省略する。信号配線7aおよびドレイン電極8cとして可視光に対して透明な金属材料としたたとえばITOと、2層目の信号配線7bおよびドレイン電極8dとしたたとえばCrなどの不透明な金属材料を成膜しパターン形成すると同時に、不要なn+a-Siを除去して、信号配線とオーミックコンタクトを得るためのソース領域6aおよびドレイン電極とオーミックコンタクトを得るためのドレイン領域6bを形成する(図28(c))。つぎに、ドレイン電極8cのうち走査配線2で遮光される部分を除いて除去する(図29(a))。あるいはドレイン電極8dをすべて除去してもよい。以下の作製プロセスは実施の形態1の場合と同様であるのでその説明を省略する。本実施の形態11によって得られる画素の機能について具体的に説明する。たとえば実施の形態1と同様の平面構造で、ドレイン電極8cが相対的に走査配線2に対してx軸方向Dxにずれた場合にCgdが変化する。ドレイン電極8cが相対的に走査配線2に対して-x方向にずれた場合、ドレイン電極8cと走査配線2の重なり面積が増加しCgdが増加する。このときB-B線部においてはドレイン電極8cとCs配線3の重なり面積が増加し保持容量Cs値も増加する。逆に、ドレイン電極8cが相対的に走査配線2に対して+x方向にずれた場合、ドレイン電極8cと走査配線2の重なり面積が減少しCgdが減少する。このときB-B線部においてはドレイン電極8cとCs配線3の重なり面積が減少し保持容量Cs値も減少する。前記(1)式が一定となるようにB-B線部を設計することにより、露光領域が異なる部分で、ドレイン電極8cと信号配線2との相対的位置が異なっても、フリッカや焼き付きなどが発生しない液晶表示装置が得られる。また、ドレイン電極8cが可視光に対して透明な金属で形成されているので、Cs配線3とドレイン電極8cの重なり面積が変わることによってドレイン電極8cがCs配線3からはみ出すことに

よる面積変化での透過光量の変動がない。したがって、実施の形態1と同様の効果が得られ、かつ、露光領域が異なる領域での透過光量の変動がないうえに、透過光量が実施の形態9および10に比較して大きく、輝度の高い液晶表示装置が得られる。また、平面構造は前記実施の形態1~8に示したどの構造をもちいても同様の効果が得られる。なお、信号配線7bの材料またはドレイン電極8dの材料としてCrを用いたが、Al、Cu、Mo、Ta、W、Al-Nd、Al-Cu、Al-Si-Cu、窒化Al-NdまたはAl-Wなどのいずれか1つからなる単層もしくはこれらを適宜組合せた積層構造または少なくとも1つを含む合金系を用いてもよい。

【0041】実施の形態12

実施の形態12は、実施の形態3に示した平面構造において、ドレイン電極8がCs配線3の段差部で配線幅が細くなっていることによる段差切れを防止する構造の一例である。図30は実施の形態12の平面図を示す。また、図31は図30のA-A線部での断面説明図、図32は図30のB-B線部での断面説明図である。作製プロセスは実施の形態1と同様であるので、その説明を省略する。実施の形態12では、ドレイン電極8がTFT側からCs配線3との段差をカバレッジする部分で、ドレイン電極8を段階的またはなだらかに配線幅が太くなるようにして、Cs配線3の段差部での段差切れを防止する。また、Cs値を調整するためにCs配線3をドレイン電極8と同様に段階的あるいはなだらかに配線幅を細くしてCs値を調整する。以上のようにして、実施の形態3と同様の効果を有し、かつ、Cs配線3の段差部でのドレイン電極8の段差切れがなく、歩留まりの高い液晶表示装置が得られた。なお、本構造は、実施の形態9あるいは実施の形態11の構造に適用しても同様の効果が得られる。

【0042】なお、本発明の実施の形態1~12ではTFTの構造としてチャネルエッチ型逆スタガー構造TFTを用いたが、チャネル保護型(エッチングストッパー型)逆スタガー構造TFTを用いても同様の効果が得られる。また、正スタガー型TFTあるいはコブレナー型TFTを用いてもよい。半導体層5としてa-Siを用いたが、多結晶Siを用いても良い。さらに、走査配線2としてCrを用いたが、Al、Cu、Mo、Ta、W、Al-Nd、Al-Cu、Al-Si-Cu、窒化Al-NdまたはAl-Wなどのいずれか1つからなる単層もしくはこれらを適宜組合せた積層構造または少なくとも1つを含む合金系を用いてもよい。Cs配線3としてCrを用いたが、Al、Cu、Mo、Ta、W、Al-Nd、Al-Cu、Al-Si-Cu、窒化Al-NdまたはAl-Wなどのいずれか1つからなる単層もしくはこれらを適宜組合せた積層構造または少なくとも1つを含む合金系を用いてもよい。信号配線7あるいはドレイン電極8としてCrを用いたが、Al、Cu、M

10

20

30

40

50

o、Ta、W、Al-Nd、Al-Cu、Al-Si-Cu、窒化Al-NdまたはAl-W、などのいずれか1つからなる単層もしくはこれらを適宜組合せた積層構造または少なくとも1つを含む合金系を用いてもよい。また、信号配線7をこれらの金属単層もしくはこれらの積層構造またはITOとこれらの金属の積層構造で構成してもよく、ドレイン電極8またはドレイン電極8の一部をITOで形成してもよい。画素電極12としてITOを用いたが、SnO₂を用いても同様の効果がある。また、ゲート絶縁膜4または保護膜9としてSiNを用いたが、SiO₂、あるいはSiNとSiO₂の積層構造でもよい。本発明の実施の形態では保護膜9を使用しているが、保護膜9がない構造でも同様の効果が得られる。さらに、透明絶縁膜10としてアクリル系樹脂もちいたが、その他の有機系樹脂、感光性のない樹脂、ペンゾシクロブテン、などの透明な絶縁膜であればその効果は同様である。

【0043】

【発明の効果】本発明の請求項1にかかわる液晶表示装置は、(a-1)行方向および列方向にそれぞれ配列形成される複数本の走査配線および複数本の信号配線と、(a-2)マトリクス状に配置され、前記走査配線および信号配線によって制御されるTFTと、(a-3)該TFTに接続される画素電極とが形成され、該画素電極には電荷を保持するための保持容量が接続され、該保持容量を形成する電極に対向する保持容量を形成する電極と前記TFTのドレイン電極とが同時に形成され、前記走査配線と前記保持容量を形成する電極とが同一の工程で形成されており、前記画素電極は透明絶縁膜を介して前記走査配線上および信号配線上に重ねて形成されたアレイ基板と、(b)前記画素電極と対向して配置される共通電極を具備した対向基板とを備えた液晶表示装置であって、露光領域ごとに発生するCgdの変動によるΔVgdの変動を、露光領域ごとにCs値を変えらることで補償する構造であるので、露光領域が異なってもΔVgd値が一定となり、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、表示品質が高く、したがって製造が容易で歩留まりの高い液晶表示装置が得られた。

【0044】本発明の請求項2にかかわる液晶表示装置においては、前記走査配線とドレイン電極の重なり面積が増加するとき、前記保持容量を形成する面積も増加し、前記走査配線と前記ドレイン電極の重なり面積が減少するとき、前記保持容量を形成する面積も減少するのでΔVgdを一定にすることができ、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、表示品質が高く、したがって製造が容易で歩留まりの高い液晶表示装置が得られた。

【0045】本発明の請求項3にかかわる液晶表示装置においては、前記Cgdが変動しても(1)式ΔVgd

$$= (Cgd \times \Delta Vg) / (Cgd + Cs + Clc)$$
 が一定の値となるようにCs値が変動する構造を有するので、露光領域ごとにCs値が変動して露光部分の面積を変動させる際に開口率が変動することを補償する構造を有することにより、Cs値が変動しても前記液晶表示装置の一画素の透過光量が変わらない。したがって、露光領域が異なってもΔVgdが一定でかつ、透過光量が変わらないことができ、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、透過光量が露光領域間で変動することによる表示むらがない良好な表示品質の液晶表示装置が、製造が容易で歩留まりが高く得られた。

【0046】本発明の請求項4にかかわる液晶表示装置においては、前記保持容量の面積が増減しても開口部を透過する透過光量が変わらないので、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、透過光量が露光領域間で変動することによる表示むらがない良好な表示品質の液晶表示装置が、製造が容易で歩留まりが高く得られた。

【0047】本発明の請求項5にかかわる液晶表示装置においては、前記ドレイン電極の少なくとも一部が透明電極であるので、透明なドレイン電極を使用することにより、Cs値が変動しても前記液晶表示装置の一画素の透過光量が変わらないため、露光領域が異なってもΔVgdが一定でかつ、透過光量が変わらないうえに、開口率が低下しなくすることができ、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、透過光量が露光領域間で変動しないので、表示むらがなくしかも輝度が高く明るい良好な表示品質の液晶表示装置が、構造が容易で歩留まりが高く得られた。

【0048】さらに、本発明の請求項6にかかわる液晶表示装置においては、ドレイン電極および保持容量を形成する配線の形状を工夫することにより、前記ドレイン電極の幅が、前記もう一方の電極の段差部での段差切れを防止するため段階的またはなだらかに変化しているので、ドレイン電極が保持容量を形成する配線との段差部で段切れすることを防止することができ、露光領域が異なってもΔVgdが一定で、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、歩留まりの高い液晶表示装置が得られた。

【0049】本発明の請求項7にかかわる液晶表示装置においては、前記保持容量の面積が増減するにともなう起きる開口率の変化を、前記保持容量の面積が増加するときには遮光部分が小さくなり、前記保持容量の面積が小さくなるときには遮光部分の面積が大きくなることで、開口率が変動しない構造を有するので、フリッカ、焼き付きや表示むらなどの表示品質低下が防止でき、かつ、透過光量が露光領域間で変動しないので、表示むらがなくしかも輝度が高く明るい良好な表示品質の液晶表示装置が、構造が容易で歩留まりが高く得られた。

【図面の簡単な説明】

【図 1】 本発明の実施の形態 1 にかかわる画素の平面説明図である。

【図 2】 本発明の実施の形態 1 にかかわる画素の断面説明図である。

【図 3】 本発明の実施の形態 1 にかかわる画素の断面説明図である。

【図 4】 本発明の実施の形態 1 の液晶表示装置のアレイ基板を作製するためのフローを示す断面説明図である。

【図 5】 本発明の実施の形態 1 の液晶表示装置のアレイ基板を作製するためのフローを示す断面説明図である。

【図 6】 本発明の実施の形態 2 にかかわる画素の平面説明図である。

【図 7】 本発明の実施の形態 2 にかかわる画素の断面説明図である。

【図 8】 本発明の実施の形態 2 にかかわる画素の断面説明図である。

【図 9】 本発明の実施の形態 3 にかかわる画素の平面説明図である。

【図 10】 本発明の実施の形態 3 にかかわる画素の断面説明図である。

【図 11】 本発明の実施の形態 3 にかかわる画素の断面説明図である。

【図 12】 本発明の実施の形態 4 にかかわる画素の平面説明図である。

【図 13】 本発明の実施の形態 4 にかかわる画素の断面説明図である。

【図 14】 本発明の実施の形態 5 にかかわる画素の平面説明図である。

【図 15】 本発明の実施の形態 5 にかかわる画素の断面説明図である。

【図 16】 本発明の実施の形態 5 にかかわる画素の断面説明図である。

【図 17】 本発明の実施の形態 6 にかかわる画素の平面説明図である。

【図 18】 本発明の実施の形態 6 にかかわる画素の断面説明図である。

【図 19】 本発明の実施の形態 6 にかかわる画素の断面説明図である。

【図 20】 本発明の実施の形態 7 にかかわる画素の平面説明図である。

【図 21】 本発明の実施の形態 7 にかかわる画素の断面説明図である。

【図 22】 本発明の実施の形態 8 にかかわる画素の平面説明図である。

【図 23】 本発明の実施の形態 8 にかかわる画素の断面説明図である。

【図 24】 本発明の実施の形態 9 にかかわる画素の平面説明図である。

【図 25】 本発明の実施の形態 9 にかかわる画素の断面説明図である。

【図 26】 本発明の実施の形態 10 にかかわる画素の平面説明図である。

【図 27】 本発明の実施の形態 10 にかかわる画素の断面説明図である。

【図 28】 本発明の実施の形態 11 の液晶表示装置のアレイ基板の作製方法を示すフロー説明図である。

【図 29】 本発明の実施の形態 11 の液晶表示装置のアレイ基板の作製方法を示すフロー説明図である。

【図 30】 本発明の実施の形態 12 にかかわる画素の平面説明図である。

【図 31】 本発明の実施の形態 12 にかかわる画素の断面説明図である。

【図 32】 本発明の実施の形態 12 にかかわる画素の断面説明図である。

【図 33】 従来の液晶表示装置のアレイ基板の平面説明図である。


【図 34】 従来の液晶表示装置のアレイ基板の断面説明図である。

【図 35】 従来の液晶表示装置の一画素の等価回路説明図である。


【符号の説明】

1 透明基板、2 走査配線、3 Cs 配線、4 ゲート絶縁膜、5 半導体層、6、6a、6b 不純物をドープした半導体層、7、7a、7b 信号配線、8、8c、8d ドレイン電極、8a 保持容量を形成する電極、8b 透過光量を補償するための遮光膜、9 保護膜、10 透明絶縁膜、11、13 画素電極とドレイン電極を電氣的に接続するコンタクトホール、12 画素電極。


【図1】




【図2】




【図7】




【図3】




【図4】




【図8】




【図11】




【図16】




【図 5】




【図 6】




【図 9】




【図 10】




【図 13】




【図 12】




【図 14】




【図 15】




【図 17】




【図 18】




【図19】




【図20】




【図25】




【図21】




【図22】




【図27】




【図 23】




【図 24】




【図 26】




【図 28】




【図 31】




【図 29】




【図 30】




【図 32】




【図 33】



【図 34】



【図 35】



フロントページの続き

(72)発明者 中嶋 健
東京都千代田区丸の内二丁目 2 番 3 号 三
菱電機株式会社内

F ターム (参考) 2H092 JA25 JA26 JA40 JA44 JB51
JB56 JB64 JB69 KA05 KA10
KA12 KA18 KA19 KB04 KB24
MA10 MA19 MA27 MA37 NA01
NA07 NA15 NA26 NA29 PA09
5C094 AA03 AA04 AA07 BA03 BA43
CA19 DA13 EA04 EA05 EB05
ED15 FA02 FA04